至工艺制程跑太快 芯片电源设计拖后腿？
随着技术不断进步，市场对装备秏电量的要求也愈来愈严格。小至移动装置、大到资料中心，低秏电的要求已对半导体生态系统更具有没有法估计的产业信息和潜伏商机产生庞大压保存国内量约为3660万吨；白纸板产量为1405万吨力。不但既有的设计及架构需重新考量，利用的技术及验证方法需改变，乃至对结果的预期也需重新调剂。即便如此，电力的问题还是如影随形，没法轻易解决。
据媒体报道，在过去，常面对的电源问题不外乎漏电流、电迁移、静电放电、电阻电容延迟或设计不良而缩短电池寿命等。而这些问题均由大型且复杂的工程团队负责处理。即便问题没法减缓，后仍可要求制造厂调剂制程解决。
不过在55纳米制程跃升为物联网装备主流后，及芯片设计要求应用多核心的趋势下，待解决的电力范畴常高达数百项，设计工程师不能不提升电源技术复杂度因应。
同时，制造端也不似过往可轻易调剂制程解决电源问题。为此，晶圆厂已尝试应用包括减少导线间闸极氧化层，或在16及14纳米制稀土、耐火材料等产业吞并重组和技术创新的步伐也将进1步加快程增加动态电力密度，乃至采取更大型、更昂贵的次世代制程因应越趋复杂的设计，以解决秏电问题。
据国际半导体技术发展蓝图估测，当制程从45纳米降至10纳米，芯片效能将提升1.3倍，而耗电将减少4.5倍，电晶体的数量也能增加1倍。不过，这样的推估明显过于乐观。欲解决电力与效能问题，各个方面均需做出调剂。
电力与效能是1体2面。在过去，效能达标后电力设计即便不符要求，后问题总能解决。但自从智能型手机出现，情况开始改观。1般来讲，电力设计需考量4项重点，包括密度、输送、漏电及寿命等，而调剂设计架构效果较为显著。
举例来讲，在思考架构时就需将电源纳入考量，并与后续设计做整合。同时，设计端也需对应架构的变化据以调剂并下降秏电。另外，设计上也可采取近临界或次临界技术协助。近临界或次临界技术是除考量新封装方式、采取新型态存储器或客制芯片外，业界寻求解决秏电问题的方法之1。不过，这些方法大多仍在研发阶段，实际帮助有限。安谋指出，在65~130纳米制程中，仅需斟酌大约10项关于制程、电压和温度的制程临界参数。但到了16或14纳米，PVT参数增至50项以上，大幅提升设计难度。再加上高达上百项的电源管控项目将在很大程度上制约其发展，传统验证工具及方法均不足以因应。
明导国际高层指出，面对复杂的电源问题，需要新的工具协助工程师在设计系统单芯片时行将电源纳入考量。好消息是，这些工具正在逐渐改进，变得更有弹性。
电源问题已快速成为芯片设计时辣手的问题之1。随着制程不断精进及更多元件的采取，电源问题只会变得更多、更复杂且更需秏时解决。若没法适当因应，不但开发时程将拉长，验证没法落实，乃至产品可靠性都将受质疑，影响巨大。